1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时
2. 定位孔、标准孔等非安装孔周围 1.27mm 内不得贴装元、器件，螺钉等安装孔周围 3.5mm（对于 M2.5）、4mm（对于 M3）内不得贴装元器件;
3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路;
6. 金属壳体元器件和金属件（屏蔽盒等）不能与元器件相碰，不能紧贴印制线、焊盘，其间距应大于 2mm。定位孔、紧固件安装孔、椭圆孔及板中方孔外侧距板边的尺寸大于 3mm;
8.电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔;
所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直;
10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于 8mil（或 0.2mm）;
二、元件布线、画定布线区域距 PCB 板边≤1mm 的区域内，以及安装孔周围 1mm 内，禁止布线、电源线尽可能的宽，不应低于 18mil;信号线mil;
（1）频率特别高，总线周期特别快的系统。（2） 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。
（1） 选用频率低的微：选用外时钟频率低的微可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微产生的 有影响的高频噪声大约是时钟频率的 3 倍。
在 1mA 左右，输入电容 10PF 左右，输入阻抗相当高，高速 CMOS 电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当 Tpd》Tr 时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。
信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的 1/3 到 1/2 之间。微构成的系统中常用逻辑电话元件的 Tr（标准延迟时间）为 3 到 18ns 之间。
在印制线路板上，信号通过一个 7W 的电阻和一段 25cm 长的引线ns 之间。也就是说，信号在印刷线路上的引线越短越好， 长不宜超过 25cm。而且过孔数目也应尽量少， 不多于 2 个。
当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现 Td》Trd 的情况，印刷线路板越大系统的速度就越不能太快。
（3） 减小信号线间的交叉干扰：A 点一个上升时间为 Tr 的阶跃信号通过引线 AB 传向 B 端。信号在 AB 线上的延迟时间是 Td。在 D 点，由于 A 点信号的向前传输，到达 B 点后的信号反射和 AB 线的延迟，Td 时间以后会感应出一个宽度为 Tr 的页脉冲信号。在 C 点，由于 AB 上信号的传输与反射，会感应出一个宽度为信号在 AB 线上的延迟时间的两倍，即 2Td 的正脉冲信号。这就是信号间的交叉干扰。干扰信号的强度与 C 点信号的 di/at 有关，与线间距离有关。当两信号线不是很长时，AB 上看到的实际是两个脉冲的迭加。
CMOS 工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加 100~200mv 噪声并不影响其工作。若图中 AB 线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交叉干扰就会变小。
原因是，大面积的地减小了信号线的特性阻抗，信号在 D 端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。若 AB 线为一模拟信号，要避免数字电路信号线 CD 对 AB 的干扰，AB 线下方要有大面积的地，AB 线到 CD 线的距离要大于 AB 线 倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线） 减小来自电源的噪声
的电源上。电路中微的复位线，中断线，以及一些控制线 容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。
在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的 1/20 时，就产生
一个线nH 的分布电感。一个双列直扦的 24 引脚集成电路扦座，引入 4~18nH 的分布电感。这些小的分布
（6） 元件布置要合理分区元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号
对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而 都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和
，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。
好的高频去耦电容可以去除高到 1GHZ 的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能;另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为 0.1uf 的去耦电容有 5nH 分布电感，它的并行共振频率大约在 7MHz 左右，也就是说对于 10MHz 以下的噪声有较好的去耦作用，对 40MHz 以上的噪声几乎不起作用。
1uf，10uf 电容，并行共振频率在 20MHz 以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个 1uf 或 10uf 的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。
每 10 片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选 10uf。 不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感， 使用胆电容或聚碳酸酝电容。
去耦电容值的选取并不严格，可按 C=1/f 计算;即 10MHz 取 0.1uf，对微构成的系统，取 0.1~0.01uf 之间都可以。
（6） 用地线将时钟区圈起来，时钟线） I/O 驱动电路尽量*近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
（8） MCD 无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。
（10） 印制板尽量使用 45 折线 折线布线以减小高频信号对外的发射与耦合。（11） 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。
（12） 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。
（13） 时钟、总线、片选信号要远离 I/O 线） 模拟电压输入线、参考电压端要尽量远离数字电路信号线） 对 A/D 类器件，数字部分与模拟部分宁可统一下也不要交*。
（16） 时钟线垂直于 I/O 线比平行 I/O 线干扰小，时钟元件引脚远离 I/O 电缆。
（18） 关键的线要尽量粗，并在两边加上保护地。高速线） 对噪声敏感的线不要与大电流，高速开关线） 石英晶体下面以及对噪声敏感的器件下面不要走线） 弱信号电路，低频电路周围不要形成电流环路。
（Printed Circuit Board Layout）是电路板的设计过程，它的目的是将电子元器件和连接线路按照要求布置在电路板上，并确保电路板的正常运行
或者布线什么的，感激不尽，会有很高的报酬，希望哪位帮我下，有点急，谢谢啦，我用的软件是altium designer。 `
不超过一米。您的smartwatch /健身，笔记本电脑或手机。我们不能一天不依靠某处的
一下EMC方面的标准，如EN55022(GB9254)，EN55024，以及简单测试原理，另外需要
（Printed Circuit Board）设计是电子工程领域中最重要的一环，它需求我们做好
的整个设计过程。这还介绍了每个设计阶段使用的一些 Quadcept功能，以使用Quadcept设计您的
将更多的功能包装在更小的空间中，通常使用定制的IC / SoC，更高的层数和更小的迹线。要正确设置这些设计的
，并明确叠层结构、阻抗控制、外形结构尺寸、屏蔽腔和罩的尺寸位置、特殊器件加工说明（如需挖空、直接机壳散
工程师倾向于将电路，最新组件和代码作为电子项目的重要组成部分，但有时是电子设备的关键组件，
当我第一次开始布置印刷电路板时，对控制阻抗布线没有太多关注。当时大多数都是低速的，我们使用更大的迹线和通孔过孔来处理我们正在使用的简单的四层板。尽管这些电路板的复杂性和速度都在增长，但变化很快。这些变化要求我们更多地参与电路板的堆叠以及我们使用的走线宽度。起初，我们依赖于来自不同来源和我们合作的人员的董事会约束信息，最终，我们开始自己使用阻抗计算器来设置我们的电路板堆栈和设计规则。
的DFM要求、热设计要求、信号完整性要求、EMC要求、层设置与电源地分割要求及电源模块要求等方面来详细解析，具体的跟随小编一起来
